

29.10.03

RECEIVED

19 DEC 2003

PCT

**WIPO** 

# JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月31日

出 Application Number:

特願2002-318108

[ST. 10/C]:

 $[\, \mathrm{J} \, \mathrm{P} \, \mathrm{2} \, \mathrm{0} \, \mathrm{0} \, \mathrm{2} - \mathrm{3} \, \mathrm{1} \, \mathrm{8} \, \mathrm{1} \, \mathrm{0} \, \mathrm{8} \, ]$ 


出 願 人 Applicant(s):

株式会社リコー

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月



BEST AVAILABLE COPY

8

【書類名】 特許願

【整理番号】 186400

【提出日】 平成14年10月31日

【あて先】 特許庁長官殿

【国際特許分類】 H01S 5/06

【発明の名称】 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導

体レーザ駆動装置を使用した画像形成装置

【請求項の数】 20

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 京極 浩明

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 池田 順一

【特許出願人】

【識別番号】 000006747

【住所又は居所】 東京都大田区中馬込1丁目3番6号

【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100062144

【弁理士】

【氏名又は名称】 青山 葆

【選任した代理人】

【識別番号】 100086405


【弁理士】

【氏名又は名称】 河宮 治

【手数料の表示】

【予納台帳番号】 013262

【納付金額】 21,000円



【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9808860

【プルーフの要否】 要





#### 【書類名】 明細書

【発明の名称】 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レー ザ駆動装置を使用した画像形成装置

#### 【特許請求の範囲】

【請求項1】 所望の発光量が得られるように半導体レーザに供給する電流 を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生成して前記半導体レーザに出力する第2電流生成回路部と、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成して該半導体レーザに出力する第3電流生成回路部と、

前記第2電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られた前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

# を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力することを特徴とする半導体レーザ駆動装置。

【請求項2】 前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、前記補助電流制御回路部に対して、前記補助電流が常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第2電流の差電流以上になるように前記第2電流生成回路部に該補助電流を生成させることを特徴とする請求項1記載の半導体レーザ駆動装置。

【請求項3】 前記第2電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のD/Aコンバータで構成され、前記補助電流制御回路部は、該D/Aコン





バータの基準電流に所定の電流を加えることを特徴とする請求項1又は2記載の 半導体レーザ駆動装置。

【請求項4】 前記補助電流制御回路部は、電流出力型のD/Aコンバータで構成されることを特徴とする請求項3記載の半導体レーザ駆動装置。

【請求項5】 前記第1電流生成回路部、第2電流生成回路部、第3電流生成回路部、補助電流制御回路部及び初期化回路部は1つのICに集積されることを特徴とする請求項1、2、3又は4記載の半導体レーザ駆動装置。

【請求項6】 所望の発光量が得られるように半導体レーザに供給する電流 を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生成して前記半導体レーザに出力する第2電流生成回路部と、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成して該半導体レーザに出力する第3電流生成回路部と、

所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られる前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

# を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力することを特徴とする半導体レーザ駆動装置。

**(清**末項7) 前記補助電流生成回路部は、常温時と所定の高温時において 半導体レーザから同一の発光量が得られるそれぞれの第2電流の差電流以上にな るように前記補助電流を生成することを特徴とする請求項6記載の半導体レーザ 駆動装置。

【請求項8】 前記補助電流生成回路部は、入力された信号に応じた電流値





の補助電流を生成して前記半導体レーザに出力し、前記初期化回路部は、常温時 と所定の高温時にそれぞれ前記初期化動作を行い、該補助電流生成回路部に対し て、常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞ れの第2電流の差電流以上になるように前記補助電流を生成させることを特徴と する請求項7記載の半導体レーザ駆動装置。

【請求項9】 前記第2電流生成回路部及び補助電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のD/Aコンバータでそれぞれ構成されることを特徴とする請求項6、7又は8記載の半導体レーザ駆動装置。

【請求項10】 前記第1電流生成回路部、第2電流生成回路部、第3電流 生成回路部、補助電流生成回路部及び初期化回路部は1つのICに集積されるこ とを特徴とする請求項6、7、8又は9記載の半導体レーザ駆動装置。

【請求項11】 前記初期化回路部は、初期化動作時において、前記第2電流生成回路部に対して第2電流及び補助電流の出力を停止させ、前記半導体レーザが所定値P1の1/Nの発光量で発光するように、前記第3電流生成回路部に対して第3電流を出力させた後、前記第2電流生成回路部に対して、第2電流のみを出力させると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値P1になるまで該第2電流を増加させ、半導体レーザの発光量が所定値になった時点の第2電流値を記憶し、通常動作時に該記憶した第2電流値をN/(N-1)倍した電流を第2電流として出力させることを特徴とする請求項1、2、3、4、5、6、7、8、9又は10記載の半導体レーザ駆動装置。

【請求項12】 前記第3電流生成回路部は、

半導体レーザの発光量を検出し、該検出した発光量を電圧に変換して出力する 発光量検出回路と、

入力された電圧を電流に変換して前記半導体レーザに出力する電圧-電流変換 回路と、

前記発光量検出回路からの出力電圧があらかじめ設定された所定値になるように該電圧一電流変換回路の入力電圧を制御して前記半導体レーザの発光量を制御する発光量制御回路と、





入力された制御信号に応じて、該発光量制御回路から出力された電圧の前記電 圧-電流変回路への出力制御を行う第1スイッチ回路と、

前記発光量制御回路から該第1スイッチ回路を介して前記電圧-電流変換回路 に出力された電圧を保持するホールドコンデンサと、

前記第1スイッチ回路の動作制御を行う制御回路と、

を備えることを特徴とする請求項11記載の半導体レーザ駆動装置。

【請求項13】 前記初期化回路部は、前記初期化動作を行った直後の通常動作時には、前記ホールドコンデンサの充電電圧を放電させた後、前記制御回路の動作制御を行って、前記発光量制御回路から出力された電圧を前記電圧一電流変回路へ出力するように前記第1スイッチ回路を動作させることを特徴とする請求項12記載の半導体レーザ駆動装置。

【請求項14】 前記発光量制御回路は、

所定の基準電圧を生成して出力する基準電圧発生回路と、

該基準電圧発生回路から出力され基準電圧を、入力された制御信号に応じた分 圧比で分圧して出力する分圧回路と、

該分圧回路の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧 を出力する電圧比較回路と、

を備え、

前記初期化回路部は、初期化動作時に、該分圧回路の分圧比を制御して、半導体レーザの発光量を変えることを特徴とする請求項12又は13記載の半導体レーザ駆動装置。

【請求項15】 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置の半導体レーザ駆動方法において、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成し、

前記半導体レーザの発光特性の検出を行う初期化動作を行って検出した発光特性から得られた半導体レーザを発光させるための第2電流を生成し、

常温時と所定の高温時にそれぞれ前記初期化動作を行って常温時と該高温時に 半導体レーザから同一の発光量が得られるそれぞれの第2電流の差電流以上にな





る補助電流を生成し、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成し、

前記第1電流、第2電流、第3電流及び補助電流の和電流を前記半導体レーザ に出力して得られた該半導体レーザの発光量が所定値で一定になるように、前記 第3電流を生成することを特徴とする半導体レーザ駆動方法。

【請求項16】 前記初期化動作時に、

前記第2電流及び補助電流の半導体レーザへの出力を停止し、

前記半導体レーザが所定値P1の1/Nの発光量で発光するように前記第3電流生成して出力し、

前記第2電流のみを出力すると共に半導体レーザの発光量の検出を行って該半 導体レーザの発光量が所定値P1になるまで該第2電流を増加させ、

半導体レーザの発光量が所定値になった時点の第2電流値を記憶し、 通常動作時に、

前記記憶した第2電流値をN/ (N-1) 倍した電流を第2電流として前記半導体レーザに出力することを特徴とする請求項15記載の半導体レーザ駆動方法。

【請求項17】 半導体レーザの発光量を電圧に変換し、

該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧 を生成し、


該比較結果を示す電圧を保持し、

該保持した電圧を電流に変換して前記第3電流を生成することを特徴とする請求項15又は16記載の半導体レーザ駆動方法。

【請求項18】 前記初期化動作を行った直後の通常動作時には、前記保持した電圧を低下させて前記第3電流を生成し、該第3電流を前記第1電流、第2電流及び補助電流と共に前記半導体レーザに出力することを特徴とする請求項17記載の半導体レーザ駆動方法。

【請求項19】 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する





画像形成装置において、

前記半導体レーザ駆動装置は、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導 体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生 成して前記半導体レーザに出力する第2電流生成回路部と、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成して該半導体レーザに出力する第3電流生成回路部と、

前記第2電流生成回路部に対して、所定の補助電流を生成させて前記半導体レ ーザに出力させる補助電流制御回路部と、

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られた前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

# を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力することを特徴とする画像形成装置。

【請求項20】 所望の発光量が得られるように半導体レーザに供給する電 流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する 画像形成装置において、

前記半導体レーザ駆動装置は、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導 体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生 成して第記半導体レーザに出力する第2電流生成回路部と、

所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と

前記半導体レーザの発光量を検出して該発光量が所定値になるように第3電流 を生成し、該半導体レーザに出力する第3電流生成回路部と、





前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られる前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

# を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力することを特徴とする画像形成装置。

# 【発明の詳細な説明】

# [0001]

# 【発明の属する技術分野】

本発明は、レーザプリンタの光書き込み、光データ通信、光ディスク等に使用される半導体レーザの駆動制御を行う半導体レーザ駆動装置及びその半導体レーザ駆動方法、並びに半導体レーザ駆動装置を使用した画像形成装置に関するものである。

# [0002]

# 【従来の技術】

従来の半導体レーザの駆動回路は、無バイアス方式と有バイアス方式に大別される。無バイアス方式とは、半導体レーザのバイアス電流を0に設定し、入力信号に対応するパルス電流で半導体レーザを駆動する方式である。これに対して、有バイアス方式とは、半導体レーザのバイアス電流を半導体レーザの発振しきい値電流に設定し、常時該バイアス電流を流しながら、入力信号に対応するパルス電流を前記バイアス電流に加えて半導体レーザを駆動する方式である。

# [0003]

発振しきい値電流の大きな半導体レーザを前記無バイアス方式で駆動する場合、入力信号に対応する駆動電流が半導体レーザに入力されても、該半導体レーザは、レーザ発振が可能な濃度のキャリアが生成されるまでにある程度の時間を要し、発光するまでに遅延時間が生じる。入力信号が発光遅延時間より十分大きく発光遅延量が無視できる場合は問題ないが、レーザプリンタ、光ディスク装置、デジタル複写機等で半導体レーザを高速に駆動したい場合は、所望の発光時間よ





りも短い時間の半導体レーザの発光しか得ることができなかった。

# [0004]

そこで、半導体レーザの発光遅延時間を小さくするために、半導体レーザにあらかじめ発振しきい値電流を流す有バイアス方式が提案されていた。該有バイアス方式は、あらかじめ半導体レーザに該発振しきい値電流を流していることから、前記発光遅延時間をなくすことができる。しかし、半導体レーザは、消灯中であっても、常時、発振しきい値付近で微少に発光(通常は200μW~300μW)しているため、光通信の場合は消光比が小さくなり、レーザプリンタ及びディジタル複写機等の場合には、地肌汚れの原因になっていた。

#### [0005]

このため、光通信の分野では、基本的には無バイアス方式を使用し、半導体レーザを発光させる直前に発振しきい値電流を流す構成が提案されている(例えば、特許文献1及び特許文献2参照。)。ところが、最近では、レーザプリンタ及びデジタル複写機等において、更なる高解像度化を求めて、650nmの赤色半導体レーザや、400nmの紫外半導体レーザ等を用いたシステムが実用化され始めている。これらの半導体レーザは従来の1.3  $\mu$ m、1.5  $\mu$ m及び780nm帯の半導体レーザに比べ、レーザ発振が可能な濃度のキャリアが生成されるまでに、多くの時間を要する特性を有しており、このような方法を用いても、所望の発光時間よりも短い時間の半導体レーザの発光しか得ることができないという問題があった。

#### [0006]

このような問題を解決するために、本願出願人は、図13に示すように、レーザダイオードLDに対して、バイアス電流生成回路111から常時出力されるバイアス電流Ibi、レーザダイオードLDの発光量を所望の値にするために電圧一電煮変換回路104から出力される電流であるサンプルホールド電流Ish、及び初期化回路108から入力されるディジタルデータに応じた電流を出力する電流出力型のD/Aコンバータ(以下、DACと呼ぶ)で構成された発光電流生成回路110の出力電流である発光電流Idacの和電流を供給して駆動する方式を提案している。





#### [0007]

バイアス電流 I b i は 1 m A 程度のわずかな電流であり、発光電流 I d a c は、初期化回路 1 0 8 による初期化動作によってレーザダイオード L D の発光特性が調べられて設定される。サンプルホールド電流 I s h は、レーザダイオード L D の発光量に応じてフォトダイオード P D から出力されるモニタ電流を可変抵抗 1 1 2 で電圧に変換されて得られる電圧 V P d が所定の基準電圧 V P になるように P C 制御(Auto Power Control)が行われて設定される。

#### [0008]

図14は、図13で示した各信号のタイミングチャートであり、図14を用いて図13の半導体レーザ駆動装置の動作について説明する。

レーザダイオードLDに対して発光制御を行うために外部から入力される発光 入力信号Siは、制御回路109で遅延されて発光オン信号Saとなって発光電 流生成回路110に出力される。制御回路109から出力されるSW制御信号Sbは、発光入力信号Siがアサートされると同時にアサートされ、発光オン信号 Saがディアサートされるまでアサート状態を保つ。

# [0009]

LD駆動電流 I o p は、レーザダイオードLDを駆動する電流であり、発光電流 I d a c、サンプルホールド電流 I s h 及びバイアス電流 I b i の和電流である。発光入力信号 S i がハイ(H i g h)レベルに立ち上がるまでは、レーザダイオードLDにはバイアス電流 I b i だけが供給されている。発光入力信号 S i がハイレベルに立ち上がってアサートされると直ちにサンプルホールド電流 I s h が加算され、レーザダイオードLDには、バイアス電流 I b i にサンプルホールド電流 I s h が加算された電流が供給される。このときのサンプルホールド電流 I s h は、レーザダイオード L D の発振しきい値電流 I t h からバイアス電流 I b i を引いた電流値になる。

#### [0010]

次に、発光入力信号Siがハイレベルになってから所定の時間経過後にハイレベルに立ち上がってアサートされた発光オン信号Saによって、発光電流生成回路110は、初期化回路108から入力されたディジタルデータ信号SDに応じ





た電流値  $I_{\eta}$  の発光電流 I d a c が発光電流としてL D 駆動電流 I o p に加算され、レーザダイオードL D から所望の発光量を得ることができる。このように、レーザダイオードL D がバイアス電流 I b i で活性化されインピーダンスが小さくなっているため、レーザダイオードL D は、発振しきい値電流 I t h に対する 応答特性が改善され、レーザダイオードL D から所望のパルス幅の発光パルスを得ることができる。

## [0011]

#### 【特許文献1】

特開平4-283978号公報

#### [0012]

#### 【特許文献2】

特開平9-83050号公報

#### [0013]

# 【発明が解決しようとする課題】

しかし、図15で示すように、周囲温度が上昇すると、レーザダイオードLD の発光特性が変化し、まず、レーザダイオードLDの発振しきい値電流 I thが大きく増加する。更に、発振しきい値電流 I thから所望の発光出力が得られるまでの発光電流 I dacの電流値 I  $\eta$  は、微分効率が小さくなるために増加する。このことから、高温時には、発光電流 I dacの電流値 I  $\eta$  を大きくする必要がある。なお、図15では、(a)は常温での初期化動作を行ったときの各電流値を示しており、(b)は、周囲温度が高温に推移したときの各電流値を示しており、(c)は高温での初期化動作を行ったときの各電流値を示している。

# [0014]

初期化回路 108 は、常温時の初期化動作によってレーザダイオードLDの特性を調べ、発光電流生成回路 110 に対して、得られた特性に応じた電流値  $I_{\eta}$  の発光電流 I dac を出力させる。常温時のレーザダイオードLDにおける発振しきい値電流 I thの電流値を I th Aとし、常温時の初期化動作によって設定された発光電流 I dacの電流値を  $I_{\eta}$  Aとし、常温時のサンプルホールド電流 I shの電流値を I sh Aとする。この場合、I th I sh A + I bi が成





り立つ。

#### [0015]

常温時の初期化後に周囲温度が高温になった場合にレーザダイオードLDから所望の発光量が得られるようにするには、周囲温度の上昇に伴う微分効率の減少によって発光電流 I d a c の電流値I  $\eta$  が増加した分は、サンプルホールド電流 I s h を増加させる必要がある。図I 5 の (b) で示すように、サンプルホールド電流 I s h が I s h A から I s h A a に増加しており、これは、設定された発光電流 I d a c の電流値 I  $\eta$  A が初期化回路 I 0 8 による初期化動作を行わないと変わらないためである。

#### [0016]

# [0017]

本発明は、上記のような問題を解決するためになされたものであり、周囲温度が上昇してレーザダイオードの発振しきい値電流が増加しても、バイアス電流と発振しきい値電流だけでは半導体レーザが発光しないようにすることができる半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置を得ることを目的とする。

# [0018]

# 【課題を解決するための手段】

この発明に係る半導体レーザ駆動装置は、所望の発光量が得られるように半導





体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生成して前記半導体レーザに出力する第2電流生成回路部と、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成して該半導体レーザに出力する第3電流生成回路部と、

前記第2電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られた前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

# を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力するものである。

#### [0019]

具体的には、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期 化動作を行い、前記補助電流制御回路部に対して、前記補助電流が常温時と該高 温時において半導体レーザから同一の発光量が得られるそれぞれの第2電流の差 電流以上になるように前記第2電流生成回路部に該補助電流を生成させるように した。

# [0020]

この場合、前記第2電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のD/Aコンバータで構成され、前記補助電流制御回路部は、該D/Aコンバータの基準電流に所定の電流を加えるようにしてもよい。

#### [0021]





また、前記補助電流制御回路部は、電流出力型のD/Aコンバータで構成されるようにしてもよい。

#### [0022]

前記第1電流生成回路部、第2電流生成回路部、第3電流生成回路部、補助電 流制御回路部及び初期化回路部は1つのICに集積されるようにしてもよい。

#### [0023]

また、この発明に係る半導体レーザ駆動装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生成して前記半導体レーザに出力する第2電流生成回路部と、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成して該半導体レーザに出力する第3電流生成回路部と、

所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られる前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

#### を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力するものである。

# [0024]

具体的には、前記補助電流生成回路部は、常温時と所定の高温時において半導体レーザから同一の発光量が得られるそれぞれの第2電流の差電流以上になるように前記補助電流を生成するようにした。

## [0025]





この場合、前記補助電流生成回路部は、入力された信号に応じた電流値の補助電流を生成して前記半導体レーザに出力し、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、該補助電流生成回路部に対して、常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第2電流の差電流以上になるように前記補助電流を生成させるようにしてもよい。

# [0026]

また、前記第2電流生成回路部及び補助電流生成回路部は、所定の基準電流を 生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出 力する電流出力型のD/Aコンバータでそれぞれ構成されるようにしてもよい。

# [0027]

前記第1電流生成回路部、第2電流生成回路部、第3電流生成回路部、補助電流生成回路部及び初期化回路部は1つのICに集積されるようにしてもよい。

#### [0028]

一方、前記初期化回路部は、初期化動作時において、前記第2電流生成回路部に対して第2電流及び補助電流の出力を停止させ、前記半導体レーザが所定値P1の1/Nの発光量で発光するように、前記第3電流生成回路部に対して第3電流を出力させた後、前記第2電流生成回路部に対して、第2電流のみを出力させると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値P1になるまで該第2電流を増加させ、半導体レーザの発光量が所定値になった時点の第2電流値を記憶し、通常動作時に該記憶した第2電流値をN/(N-1)倍した電流を第2電流として出力させるようにした。

# [0029]

具体的には、前記第3電流生成回路部は、

半導体レーザの発光量を検出し、該検出した発光量を電圧に変換して出力する 発光量検出回路と、

入力された電圧を電流に変換して前記半導体レーザに出力する電圧ー電流変換 回路と、

前記発光量検出回路からの出力電圧があらかじめ設定された所定値になるよう に該電圧-電流変換回路の入力電圧を制御して前記半導体レーザの発光量を制御





する発光量制御回路と、

入力された制御信号に応じて、該発光量制御回路から出力された電圧の前記電 圧-電流変回路への出力制御を行う第1スイッチ回路と、

前記発光量制御回路から該第1スイッチ回路を介して前記電圧-電流変換回路 に出力された電圧を保持するホールドコンデンサと、

前記第1スイッチ回路の動作制御を行う制御回路と、

を備えるようにした。

#### [0030]

この場合、前記初期化回路部は、前記初期化動作を行った直後の通常動作時に は、前記ホールドコンデンサの充電電圧を放電させた後、前記制御回路の動作制 御を行って、前記発光量制御回路から出力された電圧を前記電圧-電流変回路へ 出力するように前記第1スイッチ回路を動作させるようにしてもよい。

#### [0031]

また、前記発光量制御回路は、

所定の基準電圧を生成して出力する基準電圧発生回路と、

該基準電圧発生回路から出力され基準電圧を、入力された制御信号に応じた分 圧比で分圧して出力する分圧回路と、

該分圧回路の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧 を出力する電圧比較回路と、

#### を備え、

前記初期化回路部は、初期化動作時に、該分圧回路の分圧比を制御して、半導 体レーザの発光量を変えるようにした。

#### [0032]

また、この発明に係る半導体レーザ駆動方法は、所望の発光量が得られるよう に半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半 導体レーザ駆動装置の半導体レーザ駆動方法において、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成し、

前記半導体レーザの発光特性の検出を行う初期化動作を行って検出した発光特 性から得られた半導体レーザを発光させるための第2電流を生成し、





常温時と所定の高温時にそれぞれ前記初期化動作を行って常温時と該高温時に 半導体レーザから同一の発光量が得られるそれぞれの第2電流の差電流以上にな る補助電流を生成し、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成し、

前記第1電流、第2電流、第3電流及び補助電流の和電流を前記半導体レーザ に出力して得られた該半導体レーザの発光量が所定値で一定になるように、前記 第3電流を生成するようにした。

# [0033]

具体的には、前記初期化動作時に、

前記第2電流及び補助電流の半導体レーザへの出力を停止し、

前記半導体レーザが所定値P1の1/Nの発光量で発光するように前記第3電流生成して出力し、

前記第2電流のみを出力すると共に半導体レーザの発光量の検出を行って該半 導体レーザの発光量が所定値P1になるまで該第2電流を増加させ、

半導体レーザの発光量が所定値になった時点の第2電流値を記憶するようにし

# 通常動作時に、

前記記憶した第2電流値をN/(N-1) 倍した電流を第2電流として前記半導体レーザに出力するようにした。

# [0034]

また、半導体レーザの発光量を電圧に変換し、

該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧 を生成し、

該比較結果を示す電圧を保持し、

該保持した電圧を電流に変換して前記第3電流を生成するようにしてもよい。

# [0035]

この場合、前記初期化動作を行った直後の通常動作時には、前記保持した電圧 を低下させて前記第3電流を生成し、該第3電流を前記第1電流、第2電流及び





補助電流と共に前記半導体レーザに出力するようにした。

#### [0036]

また、この発明に係る画像形成装置は、所望の発光量が得られるように半導体 レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レー ザ駆動装置を有する画像形成装置において、

前記半導体レーザ駆動装置は、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導 体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生 成して前記半導体レーザに出力する第2電流生成回路部と、

前記半導体レーザの発光量を検出し、該発光量が所定値になるように第3電流 を生成して該半導体レーザに出力する第3電流生成回路部と、

前記第2電流生成回路部に対して、所定の補助電流を生成させて前記半導体レ ーザに出力させる補助電流制御回路部と、

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られた前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

#### を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力するものである。

# [0037]

また、この発明に係る画像形成装置は、所望の発光量が得られるように半導体 レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レー ザ駆動装置を有する画像形成装置において、

前記半導体レーザ駆動装置は、

前記半導体レーザの発振しきい値電流未満の所定の第1電流を生成して該半導 体レーザに常時出力する第1電流生成回路部と、

入力された信号に応じた、前記半導体レーザを発光させるための第2電流を生





成して前記半導体レーザに出力する第2電流生成回路部と、

所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と

前記半導体レーザの発光量を検出して該発光量が所定値になるように第3電流 を生成し、該半導体レーザに出力する第3電流生成回路部と、

前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光 特性から得られる前記第2電流の電流値を示す信号を前記第2電流生成回路部に 出力する初期化回路部と、

# を備え、

前記第3電流生成回路部は、前記第1電流、第2電流、第3電流及び補助電流 の和電流による半導体レーザの発光量が所定値になるように、前記第3電流を生 成して出力するものである。

#### [0038]

#### 【発明の実施の形態】

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。 第1の実施の形態.

図1は、本発明の第1の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。

図1において、半導体レーザ駆動装置1は、演算増幅器2と、アナログスイッチ3と、演算増幅器2の出力電圧を記憶するホールドコンデンサ4と、電圧一電流変換回路5と、入力された制御信号に応じてスイッチングを行うスイッチ回路6と、可変抵抗7と、所定の基準電圧Vr1を生成して出力する基準電圧発生回路8とを備えている。

# [0039]

また. \*導体レーザ駆動装置1は、アナログスイッチ3とスイッチ回路6の動作制御をそれぞれ行う制御回路9と、入力された制御信号S1に応じて基準電圧 Vr1を分圧して出力する分圧回路10と、入力されたディジタルデータ信号SD1に応じたレーザダイオードLDを発光させるための電流を出力する発光電流 生成回路11とを備えている。更に、半導体レーザ駆動装置1は、所定の定電流





Ibi(以下、バイアス電流Ibiと呼ぶ)を生成してレーザダイオードLDに出力するバイアス電流生成回路12と、該発光電流生成回路11の出力電流に所定の電流値である補助電流Isubが加算されるように発光電流生成回路11を制御するIsub制御回路13と、制御回路9、分圧回路10、発光電流生成回路11及びIsub制御回路13の動作制御をそれぞれ行ってレーザダイオードLDの発光特性を検出する所定の初期化動作を行う初期化回路14とを備えている。

#### [0040]

また、発光電流生成回路 1 1 は、初期化回路 1 4 から入力されるディジタルデータ信号 S D 1 に応じた電流値 I  $\eta$  に I s u b 制御回路 1 3 からの I s u b 制御信号 S S に応じた補助電流 I S u b を加えた電流値の発光電流 I d a c を出力する。


一方、I s u b 制御回路 I 3 は、初期化回路 I 4 から入力されるディジタルデータ信号 S D 2 に応じた補助電流 I s u b を示す I s u b 制御信号 S 5 を発光電流生成回路 I 1 に出力し、発光電流生成回路 I 1 は、該 I s u b 制御信号 S 5 に応じた補助電流 I s u b を生成し、電流値 I  $\eta$  に該補助電流 I s u b を加えた電流値の発光電流 I d a c を生成して出力する。

#### [0041]

分圧回路10には基準電圧発生回路8からの基準電圧Vr1が入力され、分圧回路10は、初期化回路14からの制御信号S1に応じた分圧比で基準電圧Vr1を分圧して演算増幅器2の非反転入力端に出力する。演算増幅器2の出力端はアナログスイッチ3の一端に接続され、アナログスイッチ3の他端は電圧一電流変換回路5に接続され、該接続部と接地電圧との間にはホールドコンデンサ4が接続されている。アナログスイッチ3は、制御回路9からASW制御信号S2が入力され、該入力されたASW制御信号S2に応じてスイッチングを行う。このことにより、アナログスイッチ3は、ホールドコンデンサ4の高圧側電圧(以下、ホールドコンデンサ4の電圧と呼ぶ)をホールドするために、ホールドコンデンサ4と演算増幅器2の出力端との接続の切断を行う。

#### [0042]





# [0043]

演算増幅器2の非反転入力端に接続されている。

フォトダイオードPDは、レーザダイオードLDの発光量をモニタしレーザダイオードLDの発光量に比例した電流を可変抵抗7に供給する。可変抵抗7は、フォトダイオードPDから供給された電流を電圧Vpdに変換し、該電圧Vpdは演算増幅器2の非反転入力端に出力される。分圧回路10の出力電圧をVd1とすると、演算増幅器2は、入力された電圧Vpdが該電圧Vd1に等しくなるように、電圧一電流変換回路5に入力される電圧を制御してサンプルホールド電流Ishを制御する。また、ホールドコンデンサ4の電圧は、演算増幅器2の出力電圧で充電されているため、演算増幅器2の出力電圧と同じである。アナログスイッチ3がオフすると、このときの演算増幅器2の出力電圧が、ホールドコンデンサ4に記憶される。

# [0044]

アナログスイッチ3とホールドコンデンサ4はサンプルホールド回路を形成しており、制御回路9は、APC期間中はアナログスイッチ3をオンにし、演算増幅器2の出力電圧でホールドコンデンサ4を充電する。APC動作が終了するとアナログスイッチ3をオフにして、演算増幅器2の出力電圧をホールドコンデンサ4にホールドする。ホールドコンデンサ4にホールドされた電圧に応じた電流が電圧一電流変換回路5で生成されて、スイッチ回路6を介してレーザダイオー



ドLDに出力される。

#### [0045]

初期化回路14には、外部からリセット信号RES及び所定のクロック信号OSCがそれぞれ入力され、前記電圧Vd1及びVpdがそれぞれ入力されている。また、初期化回路14は、レーザダイオードLDの特性を検出してディジタルデータ信号SD1及びSD2のディジタルデータを設定する初期化動作を行う場合、制御回路9及び分圧回路10の動作制御を行うと共にホールドコンデンサ4の電圧を制御する。また、バイアス電流生成回路12から出力されたレーザダイオードLDに対するバイアス電流Ibi及び発光電流生成回路11からの発光電流IdacはそれぞれレーザダイオードLDのアノードに出力される。

#### [0046]


なお、発光電流生成回路11は第2電流生成回路部を、バイアス電流生成回路12はバイアス電流生成回路部を、Isub制御回路13は補助電流制御回路部をそれぞれなし、演算増幅器2、アナログスイッチ3、ホールドコンデンサ4、電圧-電流変換回路5、スイッチ回路6、可変抵抗7、基準電圧発生回路8、制御回路9及びフォトダイオードPDが第3電流生成回路部をなす。また、バイアス電流Ibiが第1電流を、発光電流Idacが第2電流を、サンプルホールド電流Ishが第3電流をそれぞれなす。更に、可変抵抗7及びフォトダイオードPDは発光量検出回路を、演算増幅器2、基準電圧発生回路8及び分圧回路10は発光量制御回路を、演算増幅器2は電圧比較回路を、アナログスイッチ3は第1スイッチ回路をそれぞれなす。言うまでもなく、レーザダイオードLDは半導体レーザをなす。

# [0047]

図2は、図1で示した各信号のタイミングチャートであり、図2を用いて図1 の半導体レーザ駆動装置1の動作について説明する。

レーザダイオードLDに対して発光制御を行うために外部から入力される発光 入力信号Siは、制御回路9で遅延されて発光オン信号S4となって発光電流生 成回路11に出力される。制御回路9から出力されるSW制御信号S3は、発光 入力信号Siがアサートされると同時にアサートされ、発光オン信号S4がディ





アサートされるまでアサート状態を保つ。

#### [0048]

LD駆動電流  $I \circ p$  は、レーザダイオードLDを駆動する電流であり、発光電流 I d a c、サンプルホールド電流 I s h及びバイアス電流 I b i の和電流である。発光入力信号 S i がハイ(H i g h)レベルに立ち上がるまでは、レーザダイオードLDにはバイアス電流 I b i だけが供給されている。発光入力信号 S i がハイレベルに立ち上がってアサートされると直ちにサンプルホールド電流 I s hが加算され、レーザダイオードLDには、バイアス電流 I b i にサンプルホールド電流 I s hが加算された電流が供給される。

#### [0049]

このときのサンプルホールド電流 Ishは、レーザダイオードLDの発振しきい値電流 Ithからバイアス電流 Ibiと補助電流 Isubを引いた電流値になる。このため、温度が上昇して発振しきい値電流 IthとレーザダイオードLDの発光電流特性が変化しても、サンプルホールド電流 Ishとバイアス電流 Ibio和電流が発振しきい値電流 Ithを超えることがない。

#### [0050]

次に、発光入力信号Siがハイレベルになってから所定の時間経過後に発光オン信号S4がハイレベルに立ち上がってアサートされ、発光電流生成回路11によって発光電流Idacが加算される。このときの発光電流Idacは、初期化回路I4から入力されたディジタルデータ信号SD1に応じた電流値I $\eta$ に補助電流Isubを加えた電流値である。

#### [0051]

このように、発光電流 I d a c に補助電流 I s u b を加算することで、制御回路 9 によって S W制御信号 S 3 がアサートされている期間のサンプルホールド電流 I s h から補助電流 I s u b をマイナスされ、レーザダイオード L D の所望の発光量を得ることができる。すなわち、補助電流 I s u b によって、サンプルホールド電流 I s h とバイアス電流 I b i の和電流が、レーザダイオード L D の発振しきい値電流 I t h を超えることがなく、レーザダイオード L D において、所望の発光量を得つつ地肌汚れとなる不要な発光をなくすことができる。





このように、レーザダイオードLDがバイアス電流 I b i で活性化されインピーダンスが小さくなっているため、レーザダイオードLDは、発振しきい値電流 I t h に対する応答特性が改善され、レーザダイオードLDから所望のパルス幅の発光パルスを得ることができる。

# [0052]

このような構成において、図3は、初期化回路14によって行われる初期化動作例を示したフローチャートであり、図4は、図3の初期化動作時における図1の各信号のタイミングチャートである。図5は、図4で示した各状態A~Fにおけるバイアス電流Ibi、サンプルホールド電流Ish、発光電流Idac及びレーザダイオードLDの発振しきい値電流Ithの関係を示した図である。図3から図5を用いて初期化回路14による初期化動作について説明する。なお、図5において、常温時のレーザダイオードLDの発振しきい値電流をIthAとし、所定の高温時におけるレーザダイオードLDの発振しきい値電流をIthBとする。また、図5では、状態A~Fが常温時の初期化動作を、状態Fが常温から所定の高温に推移したときの状態を、状態H~Mが所定の高温時の初期化動作をそれぞれ示している。

# [0053]

図3において、初期化回路14は、電源投入時、又はリセット信号RESがハイレベルからローレベルに立ち下がってリセットが解除されると初期化動作を開始し、このとき、レーザダイオードLDにはバイアス電流 I b i が流れ始める (ステップST1)。初期化回路14は、8ビットデータD[0:7]=0のディジタルデータ信号SD1を発光電流生成回路11に出力すると共に、8ビットデータDp[0:7]=0を発光電流生成回路11に出力することから発光電流 I d a c=0になる。

# [0054]





算増幅器2の出力電圧をホールドコンデンサ4に記憶させるようにする(ステップST2)。ステップST2の動作は図4及び図5の状態Aを示しており、図4において、電流値IshA1は、演算増幅器2の反転入力端にVr1/Nの電圧が入力されたときに、Vpd=Vr1/Nになったときのサンプルホールド電流Ishの電流値を示しており、状態Aの最後には図5でも示しているようにLD駆動電流Iopは(Ibi+IshA1)になる。

#### [0055]

次に、初期化回路14は、分圧回路10に対して、基準電圧Vr1を電圧Vd 1として出力させ、ディジタルデータ信号SD1の8ビットデータD[0:7]を 下位ビットから順次カウントアップしていき、電圧Vpdが電圧Vd1に、すな わちこの場合基準電圧Vr1になったときの8ビットデータD[0:7]を記憶す る(ステップST3)。

#### [0056]

すなわち、8ビットデータD[0:7]を下位ビットから順次カウントアップしていくことにより、発光電流 I dacが増加してレーザダイオードLDの発光量が増加し、初期化回路 14の内部に設けられたコンパレータ(図示せず)が基準電圧Vェ1と電圧Vp dを比較し、電圧Vp dが基準電圧Vェ1を超えた時点の8ビットデータD[0:7]を記憶する。ステップST3の動作は図4及び図5の状態Bを示しており、図4において、電流値 I dac1は、電圧Vp dが基準電圧Vェ1になったときの発光電流 I dacの電流値を示しており、状態Bの最後には、図5でも示しているようにLD駆動電流 I opは(Ibi+IshA1+Idac1)になる。

#### [0057]

次に、初期化回路14は、ホールドコンデンサ4にホールドされている電圧を 放電させ、このことにより、LD駆動電流Iopとして、バイアス電流Ibiと 発光電流IdacがレーザダイオードLDに流れる(ステップST4)。このよ うにするのは、次に行う発光電流生成回路11へのディジタルデータを設定して 発光電流Idacに補助電流Isubが加算された際に、LD駆動電流Iopが レーザダイオードLDの最大定格値を超えて該レーザダイオードLDに不具合が





発生することを防止するためである。ステップST4の動作は図4及び図5の状態Cを示しており、図4及び図5でも示しているようにLD駆動電流Iopは(Ibi+Idac1)になる。

# [0058]

# [0059]

# [0060]

上記説明において、N=2の場合は、ディジタルデータD[0:7]及びDp[0:7]を1ビット上位へシフトするだけで、容易にN/(N-1)倍することができる。また、図5で示しているように、前記ステップ $ST1\sim ST6$ の各処理は、所定の高温時においても同様の処理が行われ、温度変化によってレーザダイオードLDの特性が変化し常温時の状態 $A\sim F$ に対応する状態 $H\sim M$ のようにLD駆動電流Iopが変化する。

# [0061]

なお、所定の高温時の電流値において、電流値IshB1はIshA1に、電





流値Idac4はIdac1に、電流値Idac5はIdac2に、電流値Idac6はIdac3に、電流値IshB2はIshA2にそれぞれ対応している。また、所定の高温とは、例えばレーザダイオードLDの使用上限温度である。このように、補助電流Isubを含む発光電流Idac及びサンプルホールド電流Ishがそれぞれ最適に制御され、レーザダイオードLDから所望の発光量を得ることができる。

#### [0062]

このように、周囲温度が高温になっても、発光オン信号S4がアサートされる前にレーザダイオードLDに供給される電流によって、光通信における消光比や、レーザプリンタ、デジタル複写機等における地肌汚れが発生することを防止できるようになった。また、常温時において、バイアス電流Ibiにサンプルホールド電流Ishの電流値IshA2を加えた電流は、発光しきい値電流IthAと比較してわずか数mA小さいだけであることから応答遅れも発生しない。

#### [0063]

#### [0064]

次に、図6は、図1の発光電流生成回路11及びIsub制御回路13の回路例を示した図である。なお、図6では、D[0:7]=Dp[0:7]である場合を例にして説明する。

図 5 において、発光電流生成回路 1 1 は、電流加算型をなす電流出力型のD/Aコンパータ(以下、DACと呼ぶ) 2 1 と、ディジタルデータ信号 SD1 におけるデータD[0:7]のDAC 2 1 への出力制御を行うゲート駆動スイッチ回路 2 2 と、DAC 2 1 から出力された電流を発光電流 I d a c に変換してレーザダイオードLDに出力するカレントミラー回路 2 3 とを備えている。

# [0065]





# [0066]

# [0067]

DAC21は、演算増幅器31と、所定の基準電圧Vr2を生成して出力する 基準電圧発生回路32と、抵抗33と、コンデンサ34と、NMOSトランジス タM1~M3, MA0~MA7, MB0~MB7, MC0~MC7とで構成され ている。基準電圧発生回路32から出力された基準電圧Vr2及び抵抗33の抵 抗値によって、DAC21からの出力電流の電流値を変えることができ、発光電 流Idacの電流値を変えることができる。

# [0068]

電源電圧 V d d (例えば、DC5V)と演算増幅器31の反転入力端との間には基準電圧発生回路32が接続され、演算増幅器31の反転入力端には(V d d - V r 2)の電圧が入力されている。また、電源電圧 V d d と演算増幅器31の非反転入力端との間には抵抗33が接続され、演算増幅器31の出力端はNMOSトランジスタM3,MC0~MC7の各ゲートにそれぞれ接続されている。





更に、演算増幅器31の出力端と接地電圧との間にはコンデンサ34が接続されている。演算増幅器31の非反転入力端と接地電圧との間には、NMOSトランジスタM1とM3が直列に接続され、NMOSトランジスタM1、MA0~MA7の各ゲートには外部からの所定の定電圧Vdd1(例えば、DC3.5V)がそれぞれ入力されている。また、電源電圧VddとNMOSトランジスタM3のドレインとの間にはNMOSトランジスタM2が接続され、NMOSトランジスタM2のゲートは接地電圧に接続されている。なお、NMOSトランジスタM2は、製造上の理由から設けられたものであって常時オフしており、オンすることはないため、NMOSトランジスタM1は常時オンになる。

# [0070]

一方、NMOSトランジスタMA0~MA7の各ドレインは接続され、該接続部はDAC21の出力端をなしている。NMOSトランジスタMA0~MA7の各ソースは、対応するNMOSトランジスタMC0~MC7のドレインにそれぞれ接続され、NMOSトランジスタMC0~MC7の各ソースはそれぞれ接地電圧に接続されている。また、電源電圧VddとNMOSトランジスタMC0~MC7の各ドレインとの間には、NMOSトランジスタMB0~MB7が対応して接続され、NMOSトランジスタMB0~MB7が対応して接続され、NMOSトランジスタMB0~MB7の各ゲートには、ゲート駆動スイッチ回路22からデータD[0:7]の対応する1ビットデータがそれぞれ入力されている。

#### [0071]

ここで、NMOSトランジスタM3及びMC0~MC7は、電流駆動能力がそれぞれ異なっている。例えばNMOSトランジスタMC0の電流駆動能力をW1とした場合、NMOSトランジスタMC1の電流駆動能力は2×W1、NMOSトランジスタMC3の電流駆動能力は8×W1、NMOSトランジスタMC4の電流駆動能力は16×W1、NMOSトランジスタMC5の電流駆動能力は32×W1、NMOSトランジスタMC6の電流駆動能力は64×W1、NMOSトランジスタMC7の電流駆動能力は128×W1、NMOSトランジスタMC7の電流駆動能力は128×W1、NMOSトランジスタMC7の電流駆動能力は128×W1、NMOSトランジスタM3の電流駆動能力は16×





W1になるようにサイズの異なるNMOSトランジスタがそれぞれ使用されている。

# [0072]

すなわち、NMOSトランジスタMC0の素子面積を「1」とすると、ビット 1 に対応したNMOSトランジスタMC1の素子面積は倍の「2」、ビット 2 に対応したNMOSトランジスタMC2の素子面積は更に倍の「4」というように 2 n倍(n=0~7)の面積になるように作られている。また、NMOSトランジスタM3の面積はNMOSトランジスタMC0の素子面積の1 6倍になるように作られている。このようにすることにより、ディジタルデータD0~D7(=データD[0:7])に応じて対応するNMOSトランジスタMB0~MB7がオン/オフすることによって、重み付けされた電流をカレントミラー回路23に出力することができる。

# [0073]

一方、DAC21における基準電流を発生するために、演算増幅器31の反転入力端には電圧(Vdd-Vr2)が入力されており、抵抗33には基準電圧Vr2を抵抗33の抵抗値Rcontで除した電流(Vr2/Rcont)が流れる。該電流(Vr2/Rcont)は、NMOSトランジスタM1を通ってNMOSトランジスタM3のドレイン電流になる。NMOSトランジスタM3のゲートは演算増幅器31の出力端に接続されていることから、NMOSトランジスタM3のゲート電圧が演算増幅器31の出力電圧になる。すなわち、基準電圧Vr2と抵抗33の抵抗値Rcontで決まる配力で決まるNMOSトランジスタM3のゲート電圧が演算増幅器31の出力電圧になる。すなわち、基準電圧Vr2と抵抗33の抵抗値Rcontで決まる電流値によって、演算増幅器31の出力電圧を設定することができる。

# [0074]

DAC21のビットデータD0~D7に対応する電流をそれぞれ設定するNMOSトランジスタMC0~MC7の各ゲートは、演算増幅器31の出力端にそれぞれ接続されていることから、基準電圧Vr2と抵抗33の抵抗値Rcontのいずれか、又は両方を変更することによって、DAC21の出力電流全体をシフトさせることができる。基準電圧発生回路32で生成される基準電圧Vr2は、





外部から印加された電圧によって設定可能にしてあり、抵抗33をICに外付けされた抵抗にすることによって任意の値に設定することができ、これらの要素を変更することで、DAC21の出力電流を制御し、レーザダイオードLDにおける特性のバラツキ等の調整や、レーザダイオードLDの発光中に該発光量を変化させることができる。特に半導体レーザ駆動装置1をレーザプリンタやディジタル複写機等の画像形成装置に使用した場合、シェーディング補正等に有効に活用することができる。

## [0075]

カレントミラー回路23は、PMOSトランジスタ37,38で形成されており、PMOSトランジスタ37及び38の各ゲートは接続され、該接続部はPMOSトランジスタ37のドレインに接続されている。また、PMOSトランジスタ37及び38の各ソースはそれぞれ電源電圧Vddに接続され、PMOSトランジスタ37のドレインはDAC21の出力端に、PMOSトランジスタ38のドレインはレーザダイオードLDのアノードに接続されている。PMOSトランジスタ38のドレインから出力される電流が発光電流Idacとなり、PMOSトランジスタ37と38の面積比が30:100になっていることから、レーザダイオードLDに出力される発光電流Idacは、DAC21の出力電流の10/3倍になる。

## [0076]

DAC21は8ビットのDAコンバータである。1ビット分の回路は3つのNMOSトランジスタで構成されている。例えば、ビットn ( $n=0\sim7$ )の回路はNMOSトランジスタMAn, MBn, MCnで構成されている。NMOSトランジスタMAnのドレインは、DAC21におけるビットnの出力であり、NMOSトランジスタMA $0\sim$ MA $0\sim$ MA

# [0077]

このような構成において、NMOSトランジスタMC0のゲートは、演算増幅器31の出力端に接続されていることから、NMOSトランジスタM3のゲート





電圧と同じになり、NMOSトランジスタMC0のドレイン電流は、NMOSトランジスタM3とNMOSトランジスタMC0の面積比に応じた電流値となって、図6の場合、NMOSトランジスタM3のドレイン電流の1/16になる。

# [0078]

ここで、ディジタルデータD[0:7]におけるデータDnに対するDAC21の動作を例にして説明する。

データDnが「1」、すなわちハイレベル(5 V)の場合、NMOSトランジスタMBnはオンする。このとき、NMOSトランジスタMBnによってNMOSトランジスタMCnのドレイン電圧が引き上げられるため、NMOSトランジスタMAnはオフとなり、NMOSトランジスタMCnのドレイン電流は、すべて電源電圧VddからNMOSトランジスタMBnを流れるので、DAC21からディジタルデータDnに対応する電流は出力されない。

#### [0079]

次に、データDnが「0」、すなわちローレベル(0 V)の場合、NMOSトランジスタMB n はオフになる。このため、NMOSトランジスタMC nのドレイン電圧は低下し、NMOSトランジスタMA n がオンし、NMOSトランジスタMC nのドレイン電流は、すべてNMOSトランジスタMA n を流れるので、DAC 2 1 からデータD n に対応する電流が出力される。データD 0 からデータD7ヘビットが1つ増えるごとに、DAC 2 1 の出力電流値が倍になっていく。

#### [0080]

前記初期化動作では、初期化回路14は、レーザダイオードLDの発振しきい値電流値と目標発光出力が得られるLD駆動電流 I o p の電流値との差電流を発光電流値 I d a c 2 として、DAC21に対するディジタルデータD[0:7]として記憶しておき、初期化動作後の通常動作時に発光電流生成回路11に対して該記憶したディジタルデータD[0:7]に応じた発光電流 I d a c を出力させる

#### [0081]

一方、Isub制御回路13は、電流加算型をなす電流出力型のDACを構成しており、初期化回路14から入力されるディジタルデータ信号SD2に応じた





電流  $I \circ 3$  を、DAC 2 1 における NMOSトランジスタM 3 のドレインに出力する。該電流  $I \circ 3$  が I s u b 制御信号 S 5 をなす。

Isub制御回路13は、演算増幅器51と、所定の基準電圧Vr3を生成して出力する基準電圧発生回路52と、抵抗53と、コンデンサ54と、NMOSトランジスタN1,N6,NA0~NA7,NB0~NB7,NC0~NC7と、PMOSトランジスタN2~N5で構成されている。基準電圧発生回路52から出力され基準電圧Vr3及び抵抗53の抵抗値によって、出力電流Io3の電流値を変えることができ、発光電流生成回路11から出力される補助電流Isubの電流値を変えることができる。

#### [0082]

演算増幅器51の非反転入力端と接地電圧との間には基準電圧発生回路52が接続され、演算増幅器31の非反転入力端には所定の基準電圧Vr3が入力されている。また、演算増幅器51の反転入力端と接地電圧との間には抵抗53が接続され、演算増幅器51の出力端はNMOSトランジスタN1のゲートに接続されている。NMOSトランジスタN1のソースは演算増幅器51の反転入力端に接続され、NMOSトランジスタN1のドレインはPMOSトランジスタN2のドレインに接続されている。PMOSトランジスタN2及びN3はカレントミラー回路を形成しており、PMOSトランジスタN2及びN3において、各ゲートは接続され該接続部はPMOSトランジスタN2のドレインに接続され、各ソースは接続されて電源電圧Vddに接続されている。

## [0083]

PMOSトランジスタN4及びN5はカレントミラー回路を形成しており、PMOSトランジスタN4及びN5において、各ゲートは接続され該接続部はPMOSトランジスタN5のドレインに接続され、各ソースは接続されて電源電圧Vddに接続されている。PMOSトランジスタN4のドレインはDAC21におけるNMOSトランジスタM3のドレインに接続され、PMOSトランジスタN5のドレインと接地電圧との間にNMOSトランジスタN6が接続されている。NMOSトランジスタN6のゲートは、NMOSトランジスタN6のゲートと接地電圧と





の間にコンデンサ54が接続されている。

# [0084]

一方、NMOSトランジスタNAO~NA7の各ドレインは接続され、該接続部はPMOSトランジスタN3のドレインに接続されている。NMOSトランジスタNAO~NA7の各ソースは、対応するNMOSトランジスタNCO~NC7のドレインにそれぞれ接続され、NMOSトランジスタNCO~NC7の各ソースはそれぞれ接地電圧に接続されている。また、NMOSトランジスタNCO~NC7の各ドレインとゲートとの間には、対応するNMOSトランジスタNBO~NB7が接続されている。NMOSトランジスタNAO~NA7の各ゲートは、対応するNMOSトランジスタNBO~NB7が接続されている。NMOSトランジスタNBO~NB7のゲートにそれぞれ接続され、該各接続部には、初期化回路14からのデータDp[0:7]の対応する1ビットデータがそれぞれ入力されている。

#### [0085]

ここで、NMOSトランジスタN6及びNC0~NC7は、電流駆動能力がそれぞれ異なっている。例えばNMOSトランジスタNC0の電流駆動能力をW2とした場合、NMOSトランジスタNC1の電流駆動能力は2×W2、NMOSトランジスタNC2の電流駆動能力は4×W2、NMOSトランジスタNC3の電流駆動能力は8×W2、NMOSトランジスタNC4の電流駆動能力は16×W2、NMOSトランジスタNC5の電流駆動能力は32×W2、NMOSトランジスタNC7の電流駆動能力は128×W2、NMOSトランジスタNC7の電流駆動能力は128×W2、NMOSトランジスタN6の電流駆動能力は255×W2になるようにサイズの異なるNMOSトランジスタがそれぞれ使用されている。

# [0086]

すなわち、NMOSトランジスタNC0の素子面積を「1」とすると、ビット 1 に対応したNMOSトランジスタNC1の素子面積は倍の「2」、ビット2に 対応したNMOSトランジスタNC2の素子面積は更に倍の「4」というように  $2^n$ 倍( $n=0\sim7$ )の面積になるように作られている。また、NMOSトランジスタN6の面積はNMOSトランジスタNC0の素子面積の255倍になるよう



に作られている。

#### [0087]

演算増幅器 5 1、基準電圧発生回路 5 2、抵抗 5 3、NMOSトランジスタN 1及びPMOSトランジスタN 2, N 3 は、DACにおける基準電流発生回路を形成しており、抵抗 5 3の抵抗値をR s u b とすると、抵抗 5 3には、V r 3/R s u b の電流が流れる。該電流 V r 3/R s u b は、NMOSトランジスタN 1のドレインに接続されているPMOSトランジスタN 2にも流れる。PMOSトランジスタN 2とN 3はカレントミラー回路を形成していることから、PMOSトランジスタN 3のドレイン電流は電流(V r 3/R s u b)に比例した電流となる。例えば、PMOSトランジスタN 2とPMOSトランジスタN 3の素子面積を 12:1の比で作り込んであると、PMOSトランジスタN 3のドレイン電流は、電流(V r 3/R s u b)の1/12の電流値になる。


#### [0088]

Isub制御回路13は、8ビットのDACであり、n (n=0~7) ビット目がNMOSトランジスタNAn, NBn, NCnで構成されている。ディジタルデータDpnは、NMOSトランジスタNAn及びNBnの各ゲートに入力され、NMOSトランジスタNAnのドレインには、前記基準電流発生回路で生成された電流、すなわちPMOSトランジスタN3のドレイン電流が入力されている。

#### [0089]

NMOSトランジスタNCnのゲート電圧は、NMOSトランジスタNCnのドレイン電流によって決定されるため、データDpnが「1」、すなわちハイレベルのときはNMOSトランジスタNAnがオンして、NMOSトランジスタNAnにPMOSトランジスタN3のドレイン電流の一部又はすべてが流れ、その電流値によって決定される。なお、データDpnが「0」、すなわちローレベルのときは、NMOSトランジスタNAnがオフし、PMOSトランジスタN3のドレイン電流はNMOSトランジスタNCnには流れない。NMOSトランジスタNBnは、データDpnがハイレベルのときにオンし、NMOSトランジスタNAnに流れる電流と同じ電流をNMOSトランジスタNCnに流すために必要





#### [0090]

NMOSトランジスタNBnを削除してNMOSトランジスタNCnのゲートとドレインを接続した場合、データDpnがローレベルであっても、他のデータがハイレベルであると、PMOSトランジスタN3からの電流がNMOSトランジスタNCnのソース、ドレイン間に流れ、NMOSトランジスタN6にデータDp[0:7]に応じた正しい電流が流れなくなってしまう。

#### [0091]

NMOSトランジスタN6のゲートは、電流駆動能力に重み付けをされている NMOSトランジスタNC0~NC7の各ゲートに接続されて、カレントミラー 回路を形成している。このことから、NMOSトランジスタN6のドレイン電流は、データDp0~Dp7 (=Dp[0:7])の組み合わせと、PMOSトランジスタN3のドレイン電流値で決定される。PMOSトランジスタN3のドレイン電流は、上述したように抵抗53の抵抗値Rsubと基準電圧Vr3で設定することができ、基準電圧Vr3又は抵抗値Rsubと外部で設定できるようにすることで任意に設定することができる。すなわち、NMOSトランジスタN6のドレイン電流は、基準電圧Vr3と、抵抗値Rsubと、データDp0~Dp7の組み合わせで決定される。

#### [0092]

NMOSトランジスタN6のドレイン電流は、PMOSトランジスタN4及びN5によって構成され8:15の電流比を持ったカレントミラー回路を介して、発光電流生成回路11のNMOSトランジスタM3のドレインに加えられ、DAC21の基準電流に加算される。すなわち、PMOSトランジスタN4のドレインから出力された電流I03がIsub制御信号S5としてNMOSトランジスタM3のドレインに出力される。

データDp0~Dp7の組み合わせは、データD0~D7の組み合わせと同じになるように初期化回路14で設定されていることから、NMOSトランジスタM3のドレインに入力された電流は、どのようなデータD0~D7の組み合わせにおいても、DAC21の出力電流に一定の電流値を加算するように働く。





これを下記(1)式に示す。

I s u b =  $(V r 3/R s u b) \times (1/12) \times (255/Z) \times (15/8) \times (2/16) \times (10/3) = (V r 3/R s u b) \times 8.3 \dots (1)$ 

## [0094]

前記(1)式において、(Vr3/Rsub)は基準電圧Vr3と抵抗53の抵抗値Rsubで決まる電流値を、(1/12)はPMOSトランジスタN2及びN3のドレイン電流比を、ZはデータD0~D7及びDp0~Dp7の任意の組み合わせをそれぞれ示している。更に、(1)式において、(255/Z)はNMOSトランジスタN6のドレイン電流とデータDp0~Dp7によってNMOSトランジスタNC0~NC7に流れる電流との比を、(15/8)はPMOSトランジスタN4とN5のカレントミラー電流比を、(Z/16)はデータD0~D7によってNMOSトランジスタM3のドレイン電流との比を、(10/3)はPMOSトランジスタM3のドレイン電流との比を、(10/3)はPMOSトランジスタス238のカレントミラー電流比をそれぞれ示している。

# [0095]

データD[0:7]は、初期化によって初期化回路14で選択されたデータであり、発光オン信号S4によってDAC21への出力制御が行われるのに対して、データDp[0:7]は、初期化によって初期化回路14で選択されたデータが発光オン信号S4に関係なくIsub制御回路13に入力されるため、NMOSトランジスタM3のドレイン電流及び演算増幅器31の出力電圧は常に安定している。

# [0096]

このように補助電流 I s u b は、基準電圧 V r 3 と抵抗 5 3 の抵抗値 R s u b によって決まる値であり、DAC 2 1 に入力されるデータ D [0:7]によらない。一方、DAC 2 1 の基準電流 (フルスケール) は、基準電圧 V r 2 及び抵抗 3 3 の抵抗値 R c o n t により任意の値に設定することができるが、通常、レーザダイオード L D の特性に応じた固定値にする。

# [0097]





微分効率 $\eta$  (LD駆動電流に対する発光量の割合)のばらつきによって、同じ発光量を得るために必要となるLD駆動電流 I o p はレーザダイオードLDで異なるため、初期化によって設定されたデータD[0:7]は異なる。補助電流 I s u b は、微分効率 $\eta$  の温度変動により、発振しきい値電流発生期間にレーザダイオードLDが発光するのを防ぐためにあり、レーザダイオードLDの特性に応じた固定値にするのが望ましい。このようなことから本第1 の実施の形態における半導体レーザ駆動装置1 が必要になる。

#### [0098]

また、基準電圧発生回路32において、基準電圧Vr1は、基準電圧Vr2と比例関係にあり、外部に設けられた電圧設定手段によって任意の電圧に設定することができる。このように、基準電圧Vr1と基準電圧Vr2を比例関係、特に同じ電圧にすることによって、発光電流Idacと基準電圧Vr2は回路的に比例関係にあると共に基準電圧Vr1とVr2が比例関係にある場合、基準電圧Vr1と発光電流Idacが比例関係になる。このことから、APCを実行しなくても基準電圧Vr1と発光量Poの比例関係が成立する。また、APCを実行しても、サンプルホールド電流Ishの設定値は変わらない。

#### [0099]

このように、本第1の実施の形態における半導体レーザ駆動装置は、電流出力型のDACを構成する発光電流生成回路11が、発光電流生成回路11におけるDACの基準電流に初期化回路14から入力されるディジタルデータ信号SD2に応じたIsubha 御側回路13からの制御電流を加算することによって得られた補助電流Isub を、初期化回路14から入力されるディジタルデータ信号SD1に応じた電流値 $I\eta$ に加えた発光電流Idac を出力するようにした。

#### [0100]

このことから、サンプルホールド電流 I s h から補助電流 I s u b を減少させた分、発光電流 I d a c に補助電流 I s u b を加算することでレーザダイオード L D の所望の発光量を得ることができ、補助電流 I s u b によって、サンプルホールド電流 I s h とバイアス電流 I b i の和電流が、レーザダイオード L D の発振しきい値電流 I t h を超えることがなく、レーザダイオード L D において、所





望の発光量を得つつレーザプリンタやディジタル複写機等の画像形成装置における地肌汚れとなる発光をなくすことができる。また、図7で示すように、APC の応答速度の制約を受けない高速の発光量制御が可能となり、特にレーザプリンタやディジタル複写機等の画像形成装置におけるシェーディング補正に有効である。

#### [0101]

#### 第2の実施の形態.

前記第1の実施の形態では、補助電流Isubは、Isub制御回路13からのIsub制御信号S5に応じて発光電流生成回路11で生成するようにしたが、制御回路9からの発光オン信号S4に応じて所定の補助電流Isubを生成してレーザダイオードLDに出力するIsub生成回路をIsub制御回路13の代わりに設けてもよく、このようにしたものを本発明の第2の実施の形態とする。

#### [0102]

図8は、本発明の第2の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。なお、図8では、図1と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。

図8における図1との相違点は、図1のIsub制御回路13の代わりにIs ub生成回路61を設けたことにあり、これに伴って図1の半導体レーザ駆動装置1を半導体レーザ駆動装置60にしたことにある。

#### [0103]

図8において、半導体レーザ駆動装置60は、演算増幅器2と、アナログスイッチ3と、ホールドコンデンサ4と、電圧一電流変換回路5と、スイッチ回路6と、写変抵抗7と、基準電圧発生回路8と、制御回路9と、分圧回路10と、発光電流生成回路11とを備えている。更に、半導体レーザ駆動装置60は、バイアス電流生成回路12と、入力された制御信号に応じて所定の補助電流Isubを生成してレーザダイオードし口に出力するIsub生成回路61と、制御回路9、分圧回路10及び発光電流生成回路11の動作制御をそれぞれ行ってレーザ





ダイオードLDの発光特性を検出する所定の初期化動作を行う初期化回路14と を備えている。なお、Isub生成回路61は補助電流生成回路部をなす。

#### [0104]

一方、Isub生成回路61は、制御回路9から入力される発光オン信号S4に応じて所定の補助電流 IsubをレーザダイオードLDに出力する。

#### [0105]

図9は、Isub生成回路61の回路例を示した図である。なお、図9では、図6と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。

図9において、Isub生成回路61は、演算増幅器71と、所定の基準電圧 Vr3を生成して出力する基準電圧発生回路72と、抵抗73と、コンデンサ74と、インバータ75と、カレントミラー回路76と、NMOSトランジスタQ1~Q6とで構成されている。また、カレントミラー回路76は、PMOSトランジスタQ7及びQ8で形成されている。基準電圧発生回路72から出力された基準電圧Vr3及び抵抗73の抵抗値によって、Isub生成回路61から出力される補助電流Isubの電流値を変えることができる。

#### [0106]

電源電圧 V d d と演算増幅器 7 1 の反転入力端との間には基準電圧発生回路 7 2 が接続され、演算増幅器 7 1 の反転入力端には(V d d - V r 3)の電圧が入力されている。また、電源電圧 V d d と演算増幅器 7 1 の非反転入力端との間には抵抗 7 3 が接続され、演算増幅器 7 1 の出力端は NMOSトランジスタQ 3 及びQ 6 の各ゲートにそれぞれ接続されている。

## [0107]

更に、演算増幅器 7 1 の出力端と接地電圧との間にはコンデンサ 7 4 が接続されている。演算増幅器 7 1 の非反転入力端と接地電圧との間には、NMOSトランジスタQ 1 及びQ 4 の各グートには外部からの所定の定電圧 V d d 1 がそれぞれ入力されている。また、





電源電圧VddとNMOSトランジスタQ3のドレインとの間にはNMOSトランジスタQ2が接続され、NMOSトランジスタQ2のゲートは接地電圧に接続されている。なお、NMOSトランジスタQ2は、製造上の理由から設けられたものであって常時オフしており、オンすることはないため、NMOSトランジスタQ1は常時オンになる。

#### [0108]

一方、NMOSトランジスタQ4のドレインは、カレントミラー回路76の入力側のトランジスタであるPMOSトランジスタQ7のドレインに接続されている。カレントミラー回路76において、PMOSトランジスタQ7及びQ8の各ゲートは接続され、該接続部はPMOSトランジスタQ7のドレインに接続されている。PMOSトランジスタQ7及びQ8の各ソースはそれぞれ電源電圧Vddに接続され、PMOSトランジスタQ8のドレインは、Isub生成回路61の出力端をなし、レーザダイオードLDのアノードに接続されている。PMOSトランジスタQ8のドレインから出力される電流が補助電流Isubとなる。

# [0109]

また、NMOSトランジスタQ4のソースは、NMOSトランジスタQ6のドレインに接続され、NMOSトランジスタQ6のソースは接地電圧に接続されている。電源電圧VddとNMOSトランジスタQ6のドレインとの間には、NMOSトランジスタQ5のゲートは、インバータ75の出力端に接続され、インバータ75の入力端には発光オン信号S4が入力されている。

# [0110]

このような構成において、I s u b 生成回路 6 1 は、D A C 2 1 を 1 ビットにした回路と同様であり、N M O S トランジスタ Q 1 ~ Q 6 の動作は、D A C 2 1 の N M O S トランジスタ M 1 ~ M 3 , M A 0 , M B 0 , M C 0 の動作と同様である。D A C 2 1 におけるデータ D 0 がインバータ 7 5 の出力信号、すなわち発光オン信号 S 4 の信号レベルを反転させた信号に相当し、発光オン信号 S 4 がアサートされると、I s u b 生成回路 6 1 から補助電流 I s u b がレーザダイオード I D に出力される。





発光オン信号S 4 がローレベルである間は、インバータ 7 5 を介して、NMO SトランジスタQ 5 のゲートはハイレベルであることから、NMO SトランジスタQ 5 はオンし、NMO SトランジスタQ 4 はオフする。このため、NMO SトランジスタQ 6 のドレイン電流はすべて電源電圧 V d d から V NMO SトランジスタQ 5 を通って流れるため、補助電流 V I s u b は V である。これに対して、発光オン信号S 4 がハイレベルになってアサートされると、V NMO SトランジスタQ 5 のゲートはローレベルになり、V NMO SトランジスタQ 6 のドレイン電流はV NMO SトランジスタQ 4 はオンし、V NMO SトランジスタQ 8 から所定の補助電流 V S

#### [0112]

このように、本第2の実施の形態の半導体レーザ駆動装置は、発光オン信号S4がアサートされると、Isub生成回路61で補助電流Isubが生成されてレーザダイオードLDに出力されるようにし、発光電流Idacと補助電流Isubを同時にオン/オフすることによって、前記第1の実施の形態と同様の効果を得ることができると共に、回路の簡素化による小型化及び低コスト化を図ることができる。

# [0113]

#### 第3の実施の形態.

前記第2の実施の形態では、電流源を構成しているNMOSトランジスタQ4  $\sim$ Q6のサイズは、補助電流 I s u b の設定可能範囲の最大電流に合わせて決められるためどうしても大きくなる。このため、補助電流 I s u b の設定値が小さい場合には該NMOSトランジスタに作り込まれてしまう寄生容量の充放電に時間がかかり、図10に示すように発光電流の立ち上がり部分で、補助電流 I s u b が発光電流 I d a c よりも遅れてしまい、階段状になってしまうという問題が考えられる。

#### [0114]

一方、補助電流 I s u b が固定されている場合や設定範囲が狭い場合、又はレ





## [0115]

図11は、本発明の第3の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。なお、図11では、図8と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図8との相違点のみ説明する。

図11における図8との相違点は、図8のIsub生成回路61を、発光オン信号S4がアサートされると入力される初期化回路14からのデータDp[0:7]に応じた電流を出力する電流出力型のDACで構成するようにしたことにあり、図8のIsub生成回路61をIsub生成回路81にし、これに伴って図8の半導体レーザ駆動装置60を半導体レーザ駆動装置80にしたことにある。

#### [0116]

図11において、半導体レーザ駆動装置80は、演算増幅器2と、アナログスイッチ3と、ホールドコンデンサ4と、電圧一電流変換回路5と、スイッチ回路6と、可変抵抗7と、基準電圧発生回路8と、制御回路9と、分圧回路10と、発光電流生成回路11とを備えている。更に、半導体レーザ駆動装置80は、バイアス電流生成回路12と、入力されたディジタルデータ信号SD2に応じた補助電流Isubを生成してレーザダイオードLDに出力するIsub生成回路81と、制御回路9、分圧回路10、発光電流生成回路11及びIsub生成回路81の動作制御をそれぞれ行ってレーザダイオードLDの発光特性を検出する所定の衝現化動作を行う初期化回路14とを備えている。なお、Isub生成回路81は、補助電流生成回路部をなす。

#### [0117]





#### [0118]

図12は、Isub生成回路81の回路例を示した図である。なお、図12では、図6と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。

図12において、Isub生成回路81は、電流加算型をなす電流出力型のDAC82と、ディジタルデータ信号SD2におけるデータDp[0:7]のDAC82への出力制御を行うゲート駆動スイッチ回路83と、DAC82から出力された電流を補助電流Isubに変換してレーザダイオードLDに出力するカレントミラー回路84とを備えている。

#### [0119]

図12から分かるように、Isub生成回路81は、発光電流生成回路11と同じ回路構成をなしている。すなわち、DAC82はDAC21と、ゲート駆動スイッチ回路83はゲート駆動スイッチ回路22と、カレントミラー回路84はカレントミラー回路23とそれぞれ同様である。ただし、ゲート駆動スイッチ回路83には初期化回路14からデータDp[0:7]が入力されており、該データDp[0:7]は、データD[0:7]と同じであってもよいし、異なっているデータであってもよく、データD[0:7]と同じであってもよいし、異なっているデータであってもよく、データD[0:7]とは関係せず補助電流Isubとして必要な電流が得られるデータであればよい。Isub生成回路81は、発光オン信号S4がアサートされると、発光電流生成回路11から発光電流Idacが出力されると同時にIsub生成回路81からも補助電流Isubを出力する。

# [0120]

なお、NMOSトランジスタQ13,QC0~QC7の各電流駆動能力は、対応するNMOSトランジスタM3,MC0~MC7の電流駆動能力と同じになるようにしてもよい。更に、PMOSトランジスタQ14及びQ15の各電流駆動能力は、対応するPMOSトランジスタ37及び38の電流駆動能力と同じにな



るようにしてもよい。

#### [0121]

このように、本第3の実施の形態における半導体レーザ駆動装置は、発光電流生成回路11と同じ回路構成を有するIsub生成回路81を備え、Isub生成回路81は、発光オン信号S4がアサートされると、発光電流生成回路11と同時にデータDp[0:7]に対応した補助電流Isubを出力するようにした。このことから、発光電流Idacに対する補助電流Isubの遅れを低減させることができる。

#### [0122]

なお、前記第1から第3の各実施の形態では、初期化回路14から出力されるディジタルデータ信号SD1が8ビットであり、発光電流生成回路11が8ビットのDACを構成している場合を例にして説明したが、これは一例であり発光電流生成回路11は所定ビットのDACを構成するものであればよい。同様に、前記第1の実施の形態におけるIsub制御回路13が8ビットのDACを構成し、前記第3の実施の形態におけるIsub制御回路81が8ビットのDACを構成する場合を例にして説明したが、これは一例でありIsub制御回路13及びIsub生成回路81はそれぞれ所定ビットのDACを構成するものであればよい。

#### [0123]

また、前記第1から第3の各実施の形態における半導体レーザ駆動装置を、レーザプリンタやディジタル複写機等の画像形成装置に使用してもよく、このようにした場合、地肌汚れの発生を防止することができる。

#### [0124]

#### 【発明の効果】

上記の説明から明らかなように、本発明の半導体レーザ駆動装置及び半導体レーザ駆動方法によれば、第2電流に補助電流を加えたことから、第3電流から補助電流を引いた電流が半導体レーザに供給されることから、第1電流と第3電流の和が半導体レーザの発振しきい値電流未満となり、半導体レーザを発光させる前に第1電流及び第3電流を半導体レーザに供給する場合に、該半導体レーザが





発光することを防止でき、光通信等の場合は消光比を大きく取ることができ、レーザプリンタ、デジタル複写機等の画像形成装置に使用した場合、地肌汚れの発生を防止することができる。

#### [0125]

更に、温度上昇等によって半導体レーザの特性が変化しても、第1電流と第3電流の和が半導体レーザの発振しきい値電流を超えることがないため、光通信における消光比や、レーザプリンタ、デジタル複写機等の画像形成装置に使用した場合、より確実に地肌汚れの発生を防止することができる。

#### [0126]

また、使用する半導体レーザの常温時と所定の高温時における駆動電流-発光量特性の差から補助電流を設定するようにしたことから、最適な補助電流値を設定することができ、温度上昇等によって半導体レーザの特性が変化しても、第1電流と第3電流の和が半導体レーザの発振しきい値電流を超えることがなく、更に半導体レーザの発光応答遅れをなくすことができる。

#### [0127]

一方、電源投入時又はリセット解除時等に行う初期化動作によって、半導体レーザに適した第2電流と第3電流を設定することができ、どのような特性の半導体レーザにも対応することができる。

# [0128]

また、半導体レーザの発光量を電圧に変換し、該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧を出力し、該比較結果を示す電圧を保持し、該保持した電圧を電流に変換して前記第3電流を生成する場合、初期化動作を行った直後の通常動作時には、該保持した電圧を低下させて前記第3電流を生成するようにした。このことから、半導体レーザの最大定格を超える電流で該半導体レーザを駆動することがなくなり、信頼性の向上を図ることができる。更に、第3電流の設定は、従来と同じAPC動作で行うことができるため信頼性の確立した回路がそのまま使用することができ、信頼性の向上を更に図ることができる。

# [0129]





更に、本発明の半導体レーザ駆動装置によれば、補助電流制御回路部によって 第2電流生成回路部をなすD/Aコンバータの基準電流に所定の電流を加算する ようにしたことから、遅れのない補助電流を第2電流に加算させることができる 。

#### [0130]

また、第2電流の生成に電流加算型をなす電流出力型のD/Aコンバータを使用したことから、第2電流の立ち上がり応答を速くすることができると共に、第2電流値を容易に変えることができる。

#### [0131]

また、補助電流生成回路部に電流加算型をなす電流出力型のD/Aコンバータを使用することができ、小型で安価な回路で補助電流を生成することができ、補助電流の立ち上がり特性を改善することができる。

#### [0132]

一方、本発明の画像形成装置によれば、第2電流に補助電流を加えたことから、第3電流から補助電流を引いた電流が半導体レーザに供給されることから、第1電流と第3電流の和が半導体レーザの発振しきい値電流未満となり、半導体レーザを発光させる前に第1電流及び第3電流を半導体レーザに供給する場合に、該半導体レーザが発光することを防止でき、光通信等の場合は消光比を大きく取ることができ、地肌汚れの発生を防止することができる。

# 【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
  - 【図2】 図1の各信号の例を示したタイミングチャートである。
- 【図3】 図1の初期化回路14による初期化動作例を示したフローチャートである。
- 【図4】 図3の初期化動作時における図1の各信号の例を示したタイミングチャートである。
- 【図5】 図4で示した各状態A~Fにおける各電流の関係例を示した図である。





- 【図6】 図1の発光電流生成回路11及びIsub制御回路13の回路例を示した図である。
  - 【図7】 図1のレーザダイオードLDの発光特性例を示した図である。
- 【図8】 本発明の第2の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
  - 【図9】 図8のIsub生成回路61の回路例を示した図である。
  - 【図10】 図8のLD駆動電流Iopの特性例を示した図である。
- 【図11】 本発明の第3の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
  - 【図12】 図11のIsub生成回路81の回路例を示した図である。
  - 【図13】 従来の半導体レーザ駆動装置の例を示した図である。
  - 【図14】 図13で示した各信号のタイミングチャートである。
  - 【図15】 図13のレーザダイオードLDの発光特性例を示した図である

#### 【符号の説明】


- 1,60,80 半導体レーザ駆動装置
- 2 演算増幅器
- 3 アナログスイッチ
- 4 ホールドコンデンサ
- 5 電圧-電流変換回路
- 6 スイッチ回路
- 7 可変抵抗
- 8 基準電圧発生回路
- 9 制御回路
- 10 分圧回路
- 11 発光電流生成回路
- 12 バイアス電流生成回路
- 13 Isub制御回路
- 14 初期化回路




ページ: 48/E

- 21,82 DAC
- 22,83 ゲート駆動スイッチ回路
- 23,84 カレントミラー回路
- 61,81 Isub生成回路
- PD フォトダイオード
- LD レーザダイオード







# 【図1】













【図3】








# 【図4】








# 【図5】















# 【図7】








【図8】







# 【図9】



































【図13】







【図15】







# 【書類名】 要約書

# 【要約】

【課題】 周囲温度が上昇してレーザダイオードの発振しきい値電流が増加しても、バイアス電流と発振しきい値電流だけでは半導体レーザが発光しないようにすることができる半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置を得る。

【解決手段】 電流出力型のDACを構成する発光電流生成回路11が、初期化回路14から入力されるディジタルデータ信号SD1に応じた電流値 $I_\eta$ に、発光電流生成回路11におけるDACの基準電流に初期化回路14から入力されるディジタルデータ信号SD2に応じたIsub制御回路13からの制御電流を加算することによって得られた補助電流Isubを、初期化回路14から入力されるディジタルデータ信号SD1に応じた電流値 $I_\eta$ に加えた発光電流Idacを出力するようにした。

【選択図】 図1

# 特願2002-318108

# 出 願 人 履 歴 情 報

# 識別番号

[000006747]

1. 変更年月日 [変更理由]

2002年 5月17日 住所変更

住 所 氏 名 東京都大田区中馬込1丁目3番6号

株式会社リコー

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

MAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.